SiSoft SANDRA数据库中已经出现了进行测试双路AMD Rome工程试样平台，编号2S1404E2VJUG5_20/14_N，即64核心、基础频率1.4GHz、加速2.0GHz。

本文引用地址: http://www.21ic.com/news/mcu/201811/853191.htm

因为被有意限制，频率和跑分参考价值不大。缓存方面，32MB二级缓存(64×512KB)、128MB三级缓存，每CCX共享16MB三缓，64核就是128MB。

本月初，AMD正式揭晓了代号“Rome”(罗马)的第二代EPYC霄龙处理器，全球第一款采用7nm工艺的数据中心处理器，基于全新的Zen 2架构，单颗拥有最多64个物理核心(128个逻辑核心)，比第一代翻番，并特别设计了一个14nm I/O Die负责超多核心高速互连。

Rome EPYC正在客户验证阶段，将在明年按时发布，并且已经赢得了至少两套超级计算机的订单，其中德国的会配备一万颗64核心。

据悉，7nm Zen 2架构除了新工艺主要变化包括：CPU核心执行增强、更深入的安全增强、模块化设计灵活配置并降低制造难度。Zen 2实现了两倍于第一代的吞吐能力，这主要得益于执行流水下的改进、浮点单元和载入存储单元的翻番、核心密度的翻番、每操作功耗的减半。

不过注意，CPU Die部分用的是7nm工艺， I/O Die部分则还是14nm，因为后者大部分都是模拟电路，对新工艺并不敏感，即便上了7nm也不会带来集成度、性能、功耗的明显改善，成本却会明显增加，所以采用了这种混合工艺模块组合。

AMD还首次确认，Zen 4架构已经在设计中，将在7nm+ Zen 3之后面世，时间上估计至少会在2021年。